É do tamanho de uma unha.
E dentro dessa pequena lasca de silício, existem quase 100 bilhões de transistores. Nem um bilhão. Não dez bilhões. Quase o dobro da densidade de qualquer chip de última geração anterior. A IBM chama isso de protótipo de 0,7 nanômetros, embora chamá-lo de “0,7 nm” já seja uma mentira, uma abreviação de marketing para algo muito mais estranho do que apenas pequeno.
As regras antigas não se aplicam mais.
Durante sessenta anos, a indústria perseguiu os menores. Encolher o transistor. 10 nanômetros, depois 5 e depois 2. Menor significava energia mais densa, mais rápida e mais barata. Lógica simples. Mas batemos numa parede. Uma parede de física. Huiming Bu, pesquisador da IBM, é direto: esses nomes de tamanho? Eles estão dissociados da realidade agora. “0,7 nm” não é uma medida física. É um rótulo. Uma marca.
O verdadeiro avanço não é diminuir horizontalmente. Está construindo verticalmente.
“Toda a nossa indústria tem escalado… nos eixos X e Y há mais de 60 anos. É a primeira vez que permitiremos o escalonamento na direção Z.”
Imagine duas camadas de chips funcionais de 2 nm (do tipo que a Apple já está de olho no próximo iPhone) empilhadas uma sobre a outra. Parece simples, certo? Tente conectar bilhões de fios entre essas camadas sem derreter o silício ou criar um dissipador de calor que ferva a água. A IBM afirma que eles fizeram isso. Eles desenvolveram uma maneira de unir duas camadas que cuida das conexões elétricas, permanece fria e pode realmente ser produzida em massa. Quinze anos de desenvolvimento para um processo.
Por que alguém se importa?
Porque a Lei de Moore está morrendo, ou pelo menos sangrando muito. Você não pode simplesmente espremer mais suco do silício plano. Você tem que empilhar.
A IBM promete que esta maravilha de 10×15 milímetros terá 50% mais desempenho e 70% mais eficiência energética do que os líderes atuais. Dispositivos comerciais? Talvez. Em dez anos, eles esperam. Dez anos é uma eternidade em tecnologia, mais tempo do que alguns de nós pagamos aluguel.
O roteiro é definido pelo IMEC, o grupo de pesquisa belga que atua como a ONU para os fabricantes de chips. A pilha da IBM se ajusta ao seu cronograma. Outros seguirão, provavelmente. É muito caro para qualquer empresa apostar apenas no futuro.
Mas é confuso. Muito bagunçado.
Owen Guy, físico da Universidade de Swansea, acha que todo o campo está se tornando um circo. Outros fabricantes afirmam densidades semelhantes, mas estão trapaceando: usam substratos espessos para separar camadas, impossibilitando a verdadeira conectividade 3D. Difícil de esfriar, difícil de conectar. Fumaça e espelhos.
Estamos pressionando contra as leis da física agora.
Algumas partes dos novos chips da IBM têm quinze átomos de espessura. Isso é minúsculo. Vazamento de corrente, estranheza quântica, explosões térmicas esperando para acontecer. Guy ressalta que o encolhimento dos transistores não torna mais o seu laptop menor. Faz com que dure mais tempo com a bateria. Economiza energia em data centers. Esse é o jogo agora. Eficiência, não portabilidade.
Depois, há o pesadelo da fabricação.
Os chips são esculpidos em wafers de 300 milímetros, contendo trilhões de transistores, cortados em lotes. Adicionar a pilha de eixo Z não testada da IBM a esse balé de precisão é… assustador. O maquinário realiza milhares de operações, estabelecendo isolamentos e produtos químicos medidos em átomos. Quebre o fluxo, quebre a cadeia de abastecimento global.
Vale a pena a dor de cabeça?
A IBM diz que sim. O resto do mundo descobrirá em breve. Ou talvez não. Alguns sonham com chips de 0,2 nanômetros. Um átomo de largura. Um elétron controlando o circuito. Esse é o limite final. Provavelmente não o alcançaremos até 2050 e, nessa altura, o silício clássico terá-se rendido inteiramente à mecânica quântica.
Até então, empilhamos.
