Es del tamaño de una uña.
Y dentro de esa pequeña porción de silicio hay casi 100 mil millones de transistores. No mil millones. No diez mil millones. Casi el doble de densidad que cualquier chip de última generación anterior. IBM llama a esto su prototipo de 0,7 nanómetros, aunque llamarlo “0,7 nm” ya es un poco mentira, una abreviatura de marketing para algo mucho más extraño que simplemente pequeño.
Las viejas reglas ya no se aplican.
Durante sesenta años, la industria persiguió a los más pequeños. Encoge el transistor. 10 nanómetros, luego 5, luego 2. Más pequeño significaba energía más densa, más rápida y más barata. Lógica sencilla. Pero chocamos contra una pared. Un muro de física. Huiming Bu, investigador de IBM, lo expresa sin rodeos: ¿esos nombres de tamaños? Ahora están desacoplados de la realidad. “0,7 nm” no es una medida física. Es una etiqueta. Una marca.
El avance real no se está reduciendo horizontalmente. Se está construyendo verticalmente.
“Toda nuestra industria ha estado escalando… en los ejes X e Y durante más de 60 años. Es la primera vez que permitiremos escalar en la dirección Z”.
Imagine dos capas de chips funcionales de 2 nm (el tipo que Apple ya está considerando para el próximo iPhone) apilados uno encima del otro. Suena simple, ¿verdad? Intente conectar miles de millones de cables entre esas capas sin derretir el silicio ni crear un disipador de calor que hierva agua. IBM afirma que lo hicieron. Desarrollaron una forma de unir dos capas que maneja las conexiones eléctricas, se mantiene fría y, de hecho, puede producirse en masa. Quince años de desarrollo para un proceso.
¿Por qué a alguien le importa?
Porque la Ley de Moore está muriendo en la vid, o al menos sangrando profusamente. No se puede simplemente exprimir más jugo de una silicona plana. Tienes que apilarlo.
IBM promete que esta maravilla de 10×15 milímetros tendrá un 50% más de rendimiento y un 70% más de eficiencia energética que los líderes actuales. ¿Dispositivos comerciales? Tal vez. En diez años, esperan. Diez años es una eternidad en tecnología, más tiempo del que algunos de nosotros hemos estado pagando alquiler.
La hoja de ruta la establece IMEC, el organismo de investigación belga que actúa como la ONU para los fabricantes de chips. La pila de IBM se ajusta a su cronograma. Probablemente seguirán otros. Es demasiado caro para una empresa apostar únicamente por el futuro.
Pero es complicado. Realmente desordenado.
Owen Guy, físico de la Universidad de Swansea, cree que todo este campo se está convirtiendo en un circo. Otros fabricantes afirman densidades similares, pero están haciendo trampa: utilizan sustratos gruesos para separar capas, lo que hace imposible una verdadera conectividad 3D. Difícil de enfriar, difícil de conectar. Humo y espejos.
Ahora estamos presionando contra las leyes de la física.
Algunas partes de los nuevos chips de IBM tienen quince átomos de espesor. Eso es pequeño. Fugas de corriente, rarezas cuánticas, explosiones térmicas esperando a suceder. Guy señala que reducir el tamaño de los transistores ya no hace que su computadora portátil sea más pequeña. Hace que dure más con la batería. Ahorra energía en los centros de datos. Ese es el juego ahora. Eficiencia, no portabilidad.
Luego está la pesadilla de la fabricación.
Los chips se tallan a partir de obleas de 300 milímetros que contienen billones de transistores y se cortan en lotes. Agregar la pila de ejes Z no probada de IBM a este ballet de precisión es… desalentador. La maquinaria realiza miles de operaciones, colocando aislamientos y productos químicos medidos en átomos. Romper el flujo, romper la cadena de suministro global.
¿Vale la pena el dolor de cabeza?
IBM dice que sí. El resto del mundo lo descubrirá pronto. O tal vez no. Algunos sueñan con chips de 0,2 nanómetros. Un átomo de ancho. Un electrón que controla el circuito. Ese es el límite máximo. Probablemente no lo alcanzaremos hasta 2050, y para entonces, el silicio clásico se habrá rendido por completo a la mecánica cuántica.
Hasta entonces, apilamos.
